

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2003018614 A

(43) Date of publication of application: 17.01.03


(54) PICTURE SIGNAL PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a digital chroma decoder corresponding to a plurality of broadcasting systems.

SOLUTION: A chroma decoder 1 down-converts a composite video eignal that is sampled at a system clock Cs to a sampling rate (14 MHz) of an NTSC signal by an SRC 17. The output of the SRC 17 is outputted in synchronization with the system clock Cs, and then chroma decode processing is made after Y/C separation processing. Then, the sampling rate brightness signal of the NTSC signal and a color difference signal are down-converted to a sampling rate (13.5 MHz) in an ITU-R601 by an SRC 21.

COPYRIGHT: (C)2003, JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2003-18614 (P2003-18614A)

(43)公開日 平成15年1月17日(2003.1.17)

(51) Int.Cl.'

體別配号

FΙ

テーマコート*(参考)

HO4N 9/66

H04N 9/66

C 5C066

審査請求 未請求 請求項の数10 OL (全 10 頁)


| (21) 出願番号 | 特顧2001-197246(P2001-197246) | (71) 出願人 000002185 |
|-----------|-----------------------------|---|
| (22) 出顧日 | 平成13年6月28日(2001.6.28) | 東京都品川区北品川6丁目7番35号 (72)発明者 熊沢 直樹 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (74)代理人 100067736 弁理士 小池 晃 (外2名) |
| | | Fターム(参考) 5C066 AAO3 BAO2 BAO3 BAO5 CAO2 DBO7 DDO6 GAO1 GAO2 GAO4 GA20 GBO1 HAO2 KBO5 KEO2 KEO3 KEO4 KEO9 KE11 KE19 KFO3 |

(54) 【発明の名称】 映像信号処理装置

(57)【要約】

【課題】 複数の放送方式に対応したデジタルクロマデ コーダを提供する。

【解決手段】 クロマデコーダ1は、システムクロック Csでサンプリングされたコンポジット映像信号を、S RC17でNTSC信号のサンプリングレート(14. 3MHz) にダウンコンパートする。SRC17の出力 は、システムクロックCSに同期して出力され、その 後、Y/C分離処理、クロマデコード処理を行う。続い て、NTSC信号のサンプリングレート輝度信号及び色 差信号を、SRC21でITU-R601のサンプリン グレート (13.5MHz) にダウンコンバートする。



2

【特許請求の範囲】

【請求項1】 コンポジット映像信号をデジタルのコン ポーネント映像信号に変換する映像信号処理装置におい て、

所定の間波数のシステムクロックでサンプリングされた コンポジット映像信号のサンプリングポイントから、第 1の仮想クロックのタイミングに対応したサンプリング ポイントを抽出し、抽出したサンプリングポイントに同 期した第1のタイミング信号を生成する第1のタイミン グ信号生成手段と、

上記システムクロックでサンプリングされたコンポジット映像信号の各サンプリングポイントの信号レベルから、上記第1の仮想クロックのサンプリングポイントにおける信号レベルを補間して、第1の仮想クロックでサンプリングされたコンポジット映像信号を生成し、この第1の仮想クロックでサンプリングされたコンポジット映像信号を上記第1のタイミング信号に同期させて出力する第1の補間手段と、

上記第1の仮想クロックでサンプリングされたコンポジット映像信号を、第1の仮想クロックでサンプリングさ 20れた輝度信号と第1の仮想クロックでサンプリングされた搬送色差信号とに分離するY/C分離手段と、

上記第1の仮想クロックでサンプリングされた搬送色差 借号を復調して、第1の仮想クロックでサンプリングさ れた色差信号を生成するクロマデコード手段と、

上記第1のタイミング信号のサンプリングポイント中から、第2の仮想クロックのタイミングに対応したサンプリングポイントを抽出し、抽出したサンプリングポイントに同期した第2のタイミング信号を生成する第2のタイミング信号生成手段と、

上配第1の仮想クロックでサンプリングされた輝度信号 及び色差信号の各サンプリングポイントの信号レベルか ら、上配第2の仮想クロックのサンプリングポイントに おける信号レベルを補間して、第2の仮想クロックでサ ンプリングされた輝度信号及び色差信号を生成し、この 第2の仮想クロックでサンプリングされた輝度信号及び 色差信号を上配第2のタイミング信号に同期させて出力 する第2の補間手段と、

入力されたコンポジット映像信号の種類に応じて、上配 第1の仮想クロックの設定を変更する設定変更手段とを 備える映像信号処理装置。

【請求項2】 アナログのコンポジット映像信号を上記システムクロックでサンプリングしたデジタルのコンポジット映像信号に変換するアナログ/デジタル変換手段を備えることを特徴とする請求項1記載の映像信号処理装置。

【請求項3】 上記システムクロックは、第1の仮想クロック以上の周波数であることを特徴とする請求項1記載の映像信号処理装置。

【請求項4】 上記設定変更手段は、NTSC方式又は 50

PAL方式のコンポジット映像信号が入力された場合には、第1の仮想クロックの周波数を、搬送色差信号の搬送波周波数の4倍の通倍とし、SECAM方式のコンポジット映像信号が入力された場合には、第1の仮想クロックの周波数をベルフィルタの中心周波数の通倍とすることを特徴とする間求項1記載の映像信号処理装置。

【 請求項 5 】 上記第 2 の仮想クロックの周波数は、 I TU-R 6 0 1 勧告に基づくデジタル信号規格のサンプ リングクロックであることを特徴とする請求項 1 記載の 映像信号処理装置。

【請求項7】 上記第1の補間手段は、所定のタップ数のFIRフィルタにより構成され、

上記FIRフィルタのタップ係数が、上記第1の仮想クロックと上記第1のタイミング信号との位相差に応じて制御されることを特徴とする請求項1記載の映像信号処理装置。

【請求項9】 上記第2の補間手段は、所定のタップ数のFIRフィルタにより構成され、

上記FIRフィルタのタップ係数が、上記第2の仮想クロックと上記第1の仮想クロックとの位相差に応じて制御されることを特徴とする請求項1記載の映像信号処理装置。

【簡求項10】 上記タップ係数は、時間分インパルス 応答を上記位相差に対応した時間遅延させた値に設定さ れることを特徴とする簡求項9記載の映像信号処理装 億。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンポジット映像 信号をデジタルのコンポーネント映像信号に変換するい わゆるクロマデコード処理を行う映像信号処理装置であ って、特に、NTSC、PAL、SECAM等の複数の 放送方式に対応が可能な映像信号処理装置に関するもの である。

[0002]

【従来の技術】放送されたコンポジット映像信号を受信して映像出力を行う場合、輝度信号(Y)及び色差信号(Cb, Cr)に分離してコンポーネント映像信号を出力するクロマデコード処理が行われる。そして、このクロマデーコード処理が行われた後にRGBへのマトリクス変換やMPEG符号化処理などが行われる。また、近

年においては、このようなクロマデコード処理をデジタ ル回路で行って、デジタルフォーマットのコンポーネン ト映像信号を出力するデジタルクロマデコード処理も行 われている。

100031

【発明が解決しようとする課題】ところで、テレビジョ ン放送の放送方式には、大きく分けて、NTSC方式 (日本、北米等)、 PAL方式 (フランスを除くヨーロ ッパ、南米等)、SECAM方式(フランス、ロシア 等)の3つの方式がある。

【0004】複数の放送方式に対応させたマルチタイプ のデジタルクロマデコーダを作成する場合、各方式毎に 色差信号の搬送波周波数や変調方式が違うことから、そ れぞれの周波数に対応したサンプリングクロックを基板 上に実装しなければならない。加えて、出力するデジタ ルコンポーネント信号の標準規格であるITU-R60 1は、13.5MHzのサンプリング周波数が規定され ている。このため、マルチタイプのデジタルクロマデコ ーダを作成する場合、少なくとも4種類のシステムクロ ックが必要となってしまう。

【0005】しかしながら、複数のシステムクロックを 1つの基板上や1つの半導体チップ上に実装した場合、 クロック間相互で干渉が発生し、その干渉信号が例えば A/Dコンパータのアナログ入力に回り込み、その結 果、画面上にピート上のノイズが発生してしまう。その ため、例えば1つの基板や1つの半導体チップ上にマル チタイプのデジタルクロマデコーダを作成することは、 以上のようなシステムクロックの制約により非常に困難 であった。

【0006】本発明は、このような実情を鑑みてなされ 30 たものであり、複数のテレビジョン方式を取り扱う際に 必要となる複数のシステムクロックに対する制約を取り 除き、1つの基板に実装したり、1つのチップ上に集積 化することを可能とした、複数の放送方式に対応したい わゆるクロマデコード処理を行う映像信号処理装置を提 供することを目的とする。

[0007]

【課題を解決するための手段】本発明にかかる映像信号 処理装置は、コンポジット映像信号をデジタルのコンポ ーネント映像信号に変換する映像信号処理装置であっ て、所定の周波数のシステムクロックでサンプリングさ れたコンポジット映像信号のサンプリングポイントか ら、第1の仮想クロックのタイミングに対応したサンプ リングポイントを抽出し、抽出したサンプリングポイン トに同期した第1のタイミング個号を生成する第1のタ イミング信号生成手段と、上記システムクロックでサン プリングされたコンポジット映像信号の各サンプリング ポイントの信号レベルから、上記第1の仮想クロックの サンプリングポイントにおける信号レベルを補間して、 第1の仮想クロックでサンプリングされたコンポジット 50 映像信号を生成し、この第1の仮想クロックでサンプリ ングされたコンポジット映像信号を上記第1のタイミン グ信号に同期させて出力する第1の補間手段と、上記第 1の仮想クロックでサンプリングされたコンポジット映 像個号を、第1の仮想クロックでサンプリングされた脚 度信号と第1の仮想クロックでサンプリングされた搬送 色差信号とに分離するY/C分離手段と、上記第1の仮 想クロックでサンプリングされた搬送色差信号を復調し て、第1の仮想クロックでサンプリングされた色差信号 を生成するクロマデコード手段と、上記第1のタイミン グ信号のサンプリングポイント中から、第2の仮想クロ ックのタイミングに対応したサンプリングポイントを抽 出し、抽出したサンプリングポイントに同期した第2の タイミング信号を生成する第2のタイミング信号生成手 段と、上記第1の仮想クロックでサンプリングされた輝 度信号及び色差信号の各サンプリングポイントの信号レ ベルから、上記第2の仮想クロックのサンプリングポイ ントにおける信号レベルを補間して、第2の仮想クロッ クでサンプリングされた輝度信号及び色差信号を生成 し、この第2の仮想クロックでサンプリングされた輝度 信号及び色差信号を上配第2のタイミング信号に同期さ せて出力する第2の補間手段と、入力されたコンポジッ ト映像信号の種類に応じて、上配第1の仮想クロックの 設定を変更する設定変更手段とを備える。

【0008】この映像信号処理装置では、任意の1つの システムクロックに同期させたタイミング信号を生成 し、任意の周波数のシステムクロックでサンプリングさ れた映像信号を仮想クロックにサンプリングレート変換 し、その結果を上記タイミング信号に同期させて出力す る。このようにすることによって、Y/C分離処理、ク ロマデコード処理、出力信号タイミングへの周波数変換 処理を、1つのシステムクロックのみで行えるようにな

【0009】また、上記タイミング信号は、その周期を ある一定時間範囲内で平均化したときに仮想クロックの 周期と一致させるようにしておき、さらに、補間して得 られる信号自体は本来の放送信号又は出力信号のクロッ クでサンプリングしたときの値としているので、タイミ ング信号自体が仮想クロックと完全には同期しなくて も、デジタル処理上なんら不都合なく処理を行うことが

【0010】また、システムクロックからタイミング信 号を生成する際の各種パラメータを放送方式に応じて適 宜設定することにより、複数の放送方式に対応すること が可能となる。

【0011】さらに、補間処理をする際のタップ係数 を、タイミング信号と仮想クロックとの位相差に基づき 変化させることにより、容易に補間処理を行うことがで きる。

[0012]

40

6

【発明の実施の形態】以下、本発明の実施の形態として、本発明を適用したクロマデコーダについて説明をする。

【0013】本実施の形態のクロマデコーダは、コンポジット映像信号を輝度信号及び色整信号に分離し、分離した輝度信号及び色整信号を、サンプリングクロックが13.5MHzのITU-R601勧告に基づくデジタル信号規格の映像信号にして出力する装置である。入力されるコンポジット映像信号は、NTSC方式、PAL方式、SECAM方式のいずれの方式にも対応している。

【0014】図1に本発明の実施の形態のクロマデコー ダ1のブロック図を示す。

【0016】システムクロック発振器11は、システムクロックCsを発生し、本クロマデコーダ1内の各回路に供給する。本クロマデコーダ1内の各回路は、このシステムクロックCsに基づき動作する。このシステムクロックCsの周波数は、NTSCの色搬送波周波数fscの4倍(14.3MHz)、PALの色搬送波周波数fscの4倍(17.8MHz)、SECAMのベルフィルタの中心周波数の4倍(4.286MHz×4=17.14MHz)を基準として、これらの周波数の2倍以上の周波数に設定するのが好ましい。ここでは、例えば、システムクロックCsの周波数は、40MHzとする。

【0017】DSP12は、本クロマデコーダ1内の各 回路の制御を行う。

【0018】A/Dコンパータ13には、外部から供給されたアナログのコンポジット映像信号(CVBS)が入力される。A/Dコンパータ11は、入力されたコンポジット映像信号をシステムクロックCsでサンプリングして、デジタルデータに変換する。

【0019】クランプ回路14は、入力されたコンポジット映像信号のペデスタルレベルが一定となるように、クランプ処理を行う。

【0020】SYNC回路15は、入力されたコンポジット映像信号から同期信号を抽出して、垂直同期タイミ

ング、水平同期タイミングを検出する。同期タイミングは、DSP12に供給される。

【0021】以上のように、クランプ処理がされ、さらに、システムクロックCsでサンプリングされたデジタルのコンポジット映像個号は、第1のSRC17に供給される。

【0022】第1のDTO16は、第1のタイミング信号T1を生成し、生成した第1のタイミング信号T1を第1のSRC17に供給する。第1のタイミング信号T1は、システムクロックCsに同期した信号で、且つ、パルス発生周期を平均化したときに第1の仮想クロックCv1の周期に一致する信号である。

【0023】ここで、第1の仮想クロックCv1は、コンポジット映像信号からデジタル処理で輝度/色差分離をし、そののちデジタル処理でクロマ復調をするために必要となるサンプリングクロックである。この第1の仮想クロックCv1は、NTSC信号の場合には色搬送波周波数fscの4倍(14.3MHz)の周波数のクロック、PAL信号の場合には色搬送波周波数fscの4倍(17.8MHz)の周波数のクロック、SECAM信号が入力された場合にはベルフィルタの中心周波数の4倍(17.14MHz)のクロックである。

【0024】このような第1の仮想クロックCv1に対して、第1のタイミング信号T1は、システムクロックCsと同期した信号である。第1の仮想クロックCv1とシステムクロックCsとはなんら通倍関係がない。そのため、第1の仮想クロックCv1と第1のタイミング信号T1との間も、同期していない。従って、第1のタイミング信号T1は、パルス発生周期を平均化したときには第1の仮想クロックCv1の周期に一致するが、つまり、長期的にサンプリング周波数を平均化すれば第1の仮想クロックCv1の周波数に一致するが、各々のサンプリング間隔をみれば周期が一定でない不揃いな信号となる。

【0025】DSP12は、入力されたコンポジット映像信号に対して信号の判断処理を行い、判断した信号方式に応じて適宜第1の仮想クロックCv1を設定し、第1のDTO16をコントロールする。第1のDTO16は、DSP12により設定された第1の仮想クロックCv1の周波数に基づき、第1のタイミング信号T1を生成する。

【0026】なお、システムクロックCsの周波数が十分高ければ、第1の仮想クロックCv1の周波数は、以上の周波数の通倍であってもよい。もっとも、第1の仮想クロックCv1の周波数は、第1のSRC17において行われるレート変換の精度を保つため、システムクロックCsの1/2以下の周波数となるような範囲で設定するのが望ましい。

【0027】第1のSRC17は、アナログのコンポジット映像信号を第1の仮想クロックCv1でサンプリン

なる。

20

クロマデコーダ1から出力されるコンポーネント映像出

カの出力クロックである。つまり、第2の仮想クロックは、ITU-R601勧告に基づくデジタル信号規格の13.5MHzのクロックである。

【0035】このような第2の仮想クロックCv2に対して、第2のタイミング信号T2は、第1のタイミング信号T2は、第1のタイミング信号T1に同期した信号、つまり、システムクロックCv2といるに同期した信号である。第2の仮想クロックCv2とかステムクロックCsとはなんら避倍関係がない。そのため、第2の仮想クロックCv2と第2のタイミング信号T2は、パルス発生周期を平均化したときには第2の仮想クロックCv2の周期に一致するが、合なのサンプリング間隔をみれば周期が一定でない不揃いな信号と

【0036】第2のDTO20は、第2の仮想クロック Cv2の周波数に基づき、第2のタイミング信号T2を 生成する。

【0037】第2のSRC21は、アナログの輝度信号 Y及び色差信号(Cr/Cb)を第2の仮想クロックC v 2でサンプリングした場合における各サンプリングポイントの各信号レベルを、第1の仮想クロックCv1でサンプリングされた輝度信号Y及び色差信号(Cr/Cb)の各サンプリングポイントの信号レベルから補間することにより求める。すなわち、第2のSRC21は、コンポジット映像信号のサンプリングレートを、第1の仮想クロックCv2へ変換する、いわゆるサンプリングレート変換をする。そして、第2のSRC21は、レート変換を行った後の各サンプル信号を、第2のDTO20により生成された第2のタイミング信号T2に同期させて出力する。

【0038】従って、第2のSRC21からは、データそのものは第2の仮想クロックCv2のタイミングでサンプリングされた値の信号であるが、その出力タイミングがシステムクロックCsに同期した、サンプル周期が一定ではない不揃いの状態のコンポジット映像信号が出力される。

【0039】第2の仮想クロックCv2へサンプリングレート変換がされた輝度信号Yは、視覚補正回路22に供給される。また、第2の仮想クロックCv2へサンプリングレート変換がされた色差信号(Cr/Cb)はフォーマッタ25へ供給される。

【0040】視覚補正回路22は、入力された輝度信号 Yに対して階調補正を行って視覚補正を行う。視覚補正 がされた輝度信号Yは、フォーマッタ25に供給され る。

【0041】SYNC回路23は、輝度信号Y成分から 垂直同期信号(V)及び水平同期信号(H)を検出し、

グした場合における各サンプリングポイントの各信号レベルを、システムクロックCsでサンプリングされたコンポジット映像信号の各サンプリングポイントの信号レベルから補間することにより求める。すなわち、第1のSRC17は、コンポジット映像信号のサンプリングレートを、システムクロックCsから第1の仮想クロックCv1へ変換する、いわゆるサンプリングレート変換をする。そして、第1のSRC17は、レート変換を行った後の各サンプル信号を、第1のDTO16により生成された第1のタイミング信号T1に同期させて出力する。

【0028】従って、第1のSRC17からは、データ そのものは第1の仮想クロックCv1のタイミングでサンプリングされた値の信号であるが、その出力タイミングがシステムクロックCsに同期した、サンプル周期が一定ではない不揃いの状態のコンポジット映像信号が出力される。

【0029】第1の仮想クロックCv1へサンプリングレート変換がされたコンポジット映像信号は、Y/C分離回路18に供給される。

【0030】Y/C分離回路18は、第1の仮想クロックCv1でサンプリングされたコンポジット映像信号を、輝度信号Yと搬送色差信号C(色搬送波に変調された状態の色差信号)とに分離する。このY/C分離回路18は、コンポジット映像信号のサンプリングレートが第1の仮想クロックCv1となっていることにより、デジタル的に合理的に処理することができる。この輝度信号Yは、第2のSRC21に供給される。また、分離された搬送色差信号Cは、クロマ復調回路19に供給される。

【0031】クロマ復調回路19は、第1の仮想クロックCv1でサンプリングされた搬送色差信号Cから色差信号(Cr/Cb)を復調する。復調方式は信号方式によって異なるので、DSP12によりその復調方式が選択される。このクロマ復調回路19は、搬送色差信号Cのサンプリングレートが第1の仮想クロックCv1となっていることにより、デジタル的に合理的に処理することができる。復調された色差信号(Cr/Cb)は第2のSRC21に供給される。

【0032】なお、Y/C分離回路18及びクロマ復調 40 回路19には、データサンプルが周期的に不揃いな状態で入力されるが、デジタル処理を行うので、問題なく処理を行うことができる。

【0033】第2のDTO20は、第2のタイミング信号T2を生成し、生成した第2のタイミング信号T2を第2のSRC21に供給する。第2のタイミング信号T2は、第1のタイミング信号T1に同期した信号で、且つ、パルス発生周期を平均化したときに第2の仮想クロックCv2の周期に一致する信号である。

【0034】ここで、第2の仮想クロックCv2は、本 50

10

その同期タイミングをDSP12に通知する。

【0042】VBI検出回路24は、ブランキング期間に含まれているVBI (Virtual Blancking Information)を検出して、その内容をDSP12に通知する。

【0043】フォーマッタ25は、入力された輝度信号 Y及び色整信号(Cr/Cb)に、外部から入力される OSD (On Screen Display) 信号を合成する。フォーマッタ25から出力された輝度信号Y及び色差信号(Cr/Cb)は、FIFO26に供給される。

【0044】FIFO26は、第2のタイミング信号T2に同期して周期が不揃いな状態で入力される輝度信号Y及び色差信号(Cr/Cb)を一旦記憶し、例えば外部から入力される13.5MHzのクロックタイミングで読み出し、スムージングした状態でデータを出力する。

【0045】つぎに、上述した第1のDTO16について詳細に説明をする。

【0046】図2に、第1のDTO16の回路構成図を示す。

【0047】DTO16は、第1のアダー回路31と、第2のアダー回路32と、遅延素子33とから構成されている。このDTO16を構成する各回路は、システムクロックC·sのタイミングで動作をする。

【0048】第1のアダー回路31には、オフセット最Aと、微調整量Bとが入力される。このオフセット量A及び微調整量Bは、DSP12から供給される。第1のアダー回路31は、オフセット量Aと微調整量Bとを加算して、傾き値(A+B)を出力する。

【0049】第2のアダー回路32には、傾き値(A+B)と、遅延素子33が格納している前サンプルにおけ 30 る加算値Yとが入力される。第2のアダー回路32は、傾き値(A+B)と前サンプル加算値Yと加算して、現サンプル加算値((A+B)+Y)を出力する。この現サンプル加算値((A+B)+Y)は、遅延素子33に格納され、次のクロックタイミングで、遅延素子33に格納され、次のクロックタイミングで、遅延素子33から第2のアダー回路32に前サンプル加算値Yとしてフィードバックされる。すなわち、第2のアダー回路32と遅延案子33とで、各サンプル毎に傾き値(A+B)を累積加算していく。なお、この累積加算出力を、以下、アダー出力Yと呼ぶ。 40

【0050】また、この第2のアダー回路32は、その出力がNビットの範囲で表現されるようになっている。つまり、" N^2 "までしか出力できず、それ以上の値はオーバーフローとなる。第2のアダー回路32は、もし、加算結果が" N^2 "を越えてオーバーフローした場合には、" N^2 "を越えたあまり値を0から折り返して出力する。すなわち、加算結果((A+B)+Y)が N^2 を以上となった場合には、 $\{((A+B)+Y)-N^2\}$ が出力されることとなる。また、さらに、この第2のアダー回路32は、オーバーフローする場合には、 π 50

ーパーフローフラグが出力される。

【0051】第1のDTO16は、図3に示すように、このオーバーフローフラグを第1のタイミング信号T1として出力する。

【0052】ここで、第1のタイミング信号T1の平均 周期を、第1の仮想クロックCv1の周期に一致するようにするためには、DSP12により傾き値(A+B) を以下のように設定すればよい。

 $[0053]A+B=2^{N} \times (f v 1/f s)$

ここで、 "f s" はシステムクロック C s の周波数であり、 "f v 1" は第1 の仮想クロック C v 1 の周波数である。

【0054】例えば、システムクロックCsの周波数が40MHzであり、第2のアダー回路32が8ビット出力(N=8)である場合には、傾き値(A+B)は以下のように設定される。

NTSC : A+B = 255*(14.3 MHz/40MHz) = 91.16

PAL : A+B = 255*(17.8 MHz/40MHz)=113.48

SECAM : A+B = 255*(17.14MHz/40MHz)=109.27

なお、傾き値(A+B)の値は、本来、整数値として与えられなければデジタル処理を行うことができない。そのため、DSP12からの実際の設定値は、少数点以下を切り上げるか切り下げて、整数値で設定しなければならない。しかしながら、小数点以下を丸めた場合、その丸め分が蓄積していって周波数誤差となってしまう。

【0055】そのため、DSP12は、小数点以上の値をオフセット値AとしてDSP12から各サンプルタイミング毎固定で出力し、小数点以下の値を微調整値Bとして所定数のサンプルタイミング毎に適宜DSP12から出力して、周波数誤差が蓄積しないように調整する。

【0056】以上第1のDTO16の回路構成例について説明したが、第2のDTO20も、この第1のDTO16の回路構成と同一である。

【0057】ただし、第2のDTO20の場合、各回路が助作するクロックは、システムクロックCsではなく、第1のタイミング信号T1となる。また、第2のタイミングT2が、第2の仮想クロックCv2の周期に一致するようにするためには、DSP12により傾き値(A+B)が以下のように設定される。

【0058】A+B= $2^N \times (f v 2/f v 1)$ ここで、 "f v 1" は第1の仮想クロックC v 1の周波 数であり、 "f v 2" は第2の仮想クロックC v 2の周 波数である。

【0059】従って、第2の仮想クロックCv2が1 3.5MHzであり、第2のアダー回路32が8ピット 出力(N=8)である場合には、傾き値(A+B)は以 下のように設定される。

NTSC : A+B = 255*(13.5 MHz/14.3 MHz)=204.73PAL : A+B = 255*(13.5 MHz/17.8 MHz)=193.40

SECAM : A+B = 255*(13.5 MHz/17.14MHz)=200.85

(SRC) つぎに、上述した第1のSRC17について 詳細に説明をする。

【0060】第1のSRC17は、例えば、図4に示すような、FIRフィルタを用いた補間フィルタにより構成することができる。ここでは、9タップのFIRフィルタを用いた例を示す。

【0061】第1のSRC17は、図4に示すように、 第1か5第8の遅延回路41~48と、第1~第9の乗 算器51~59と、加算器60とにより、9タップのF IRフィルタを構成している。

【0062】また、この第1のSRC17は、各乗算器51~59にタップ係数を与える係数ROM61と、加算器60からのフィルタリング出力を第1のタイミング信号T1で取り込むレジスタ62とを有している。

【0063】この第1のSRC17では、各遅延素子をシステムクロックCsで動作させ、第1のタイミング信号で得られる補間結果のみレジスタ62に取り込み、補間結果として出力している。

【0064】ここで、第1のSRC17では、システムクロックCsでサンプリングされたコンポジット映像信号の各サンプリングポイントの信号レベルから、第1の仮想クロックCv1でコンポジット映像信号をサンプリングしたときの各信号レベルを補間するのであるが、システムクロックCsと第1の仮想クロックCv1とは周波数が異なっているため、システムクロックCsと第1の仮想クロックCv1との位相ずれを考慮して、補間を行わなければならない。さらに、その位相ずれは各サンプル毎変動していくので、FIRフィルタのタップ係数を各サンプル毎変化させていかなければならない。

【0065】図5に、第1のSRC17に関係する各信 30 号のタイミングチャートを示す。

【0066】図5(A)に示した信号は、入力されるコ ンポジット映像信号である。このコンポジット映像信号 上に示した白丸及び黒丸は、システムクロックCsでの サンプリングポイントを示している。また、各点のうち 黒丸で示している部分は、第1のタイミング信号T1に 同期した位置のサンプル点である。図5(B)は、シス テムクロックCsを示している。図5 (C)は、第1の タイミング信号T1を示している。また、図5(D) は、第1のDTO16のアダー出力Yを示している。図 40 5 (E) は、第1の仮想クロックCv1を示している。 【0067】ここで、システムクロックCsの所定のサ ンプリングポイントをD(0)とする。このD(0) は、第1のタイミング信号T1に同期したサンプリング ポイントである。この所定のサンプリングポイントの個 号D (0) から所定の位相差θをもった、第1の仮想ク ロックCv1の所定のサンプリングポイントの信号Dェ eal (0) を、FIRフィルタにより補間して求める とする。

【0068】まず、位相差 θは、図5に示すように、D 50

(0) 出力時、つまり、第1のタイミング信号T1がアサートされたときにおける、アダー出力Yで表される。これは、アダー出力Yが、0からオーバーフローするまでの値が第1の仮想クロックCv1の周期に対応するように、DSP12により傾き値(A+B)が予め設定されているからである。

【0069】そして、この位相差θは、図6に示すように、FIRフィルタのインパルス応答の遅延量Tに対応する。

【0070】すなわち、第1の仮想クロックCv1の所 定のサンプリングポイントの信号であるDreal

(0) は、FIRフィルタのインパルス応答に所定の窓 関数をかけて得られる基本のタップ係数から、所定の時 間Tの遅延量補正をかけたタップ係数 (K'(-4),K'(-3), K'(-2),K'(-1),K'(0),K'(1),K'(2),K'(3),K'(4)) によ り以下のように求めることができる。

[0 0 7 1] Dreal (0) = K'(-4)*D(-4)+K'(-3)*D(-3)+K'(-2)*D(-2)+K'(-1)*D(-1)+K'(0)*D(0)+K'(1)*D(1)+K'(2)*D(2)+K'(3)*D(3)+K'(4)*D(4)

従って、位相遅延且6と、その遅延且6に対応したタップ係数群を予め係数ROM61に格納しておき、アダー出力Yをアドレスとしてそのタップ係数を読み出し、読み出したタップ係数を各乗算器51~59に与えれば、適宜位相ずれを補正した補間処理を行うことができる。

【0072】以上第1のSRC17の回路構成例について説明したが、第2のSRC21も、この第1のSRC17の回路構成と同一である。

【0073】ただし、第2のSRC21の場合、各回路が動作するクロックは、システムクロックCsではなく、第1のタイミング信号T1となる。そのため、係数ROM61に格納される値も異なることとなる。また、レジスタ62に取り込まれるタイミングは、第2のタイミング信号T2となる。

【0074】以上のように本発明の実施の形態のクロマデコーダ1では、任意の1つのシステムクロックCsに同期させたタイミング信号T1, T2を生成し、任意の周波数のシステムクロックCsでサンプリングされた映像信号を仮想クロックCv1, Cv2にサンプリングレート変換し、その結果をタイミング信号T1, t2に同期させて出力する。このようにすることによって、Y/C分離処理、クロマデコード処理、出力信号タイミングへの周波数変換処理を、1つのシステムクロックのみで行えるようになる。

【0075】そのため、本発明の実施の形態のクロマデコーダ1では、複数のテレビジョン方式を取り扱う際に必要となる複数のシステムクロックに対する制約を取り除き、1つの基板に実装したり、1つのチップ上に集積化することが可能となる。

【0076】なお、以上説明をしたクロマデコーダ1では、入力されるコンポジット映像信号がアナログ信号で

あったが、デジタルのコンポジット映像信号も並行に入 力されるようにして、セレクタにより入力信号を切り換 えるようにしてもよい。デジタルのコンポジット映像信 号も入力される場合には、通常、NTSC方式であれば 14. 3MHz、PAL方式であれば17. 8MHzと いったサンプリング周波数となるが、このようなサンプ リング周波数の信号を一旦メモリに格納したのち、シス テムクロックで読み出すようにすればよい。システムク ロックは、デジタルコンポジット映像信号のサンプリン グ周波数よりも十分高い周波数としておく。メモリに格 10 納されたデータをシステムクロックで読み出す場合に は、入力サンプリングデータが更新されるまで、同一の データを出力し続ければよい。そして、第1のSRC1 7では、元々14. 3MHzや17. 8MHzといった 周波数でサンプルされたデータが入力されるので、特に 補間処理を行う必要がなく、タップ係数の設定は、FI Rフィルタのタップ数を1とし、さらに、そのタップ係 数も1とするように設定すればよい。

【0077】また、輝度信号と搬送色差信号とが予め分離された信号の入力にも対応するようにしてもよい。こ 20 の場合、第1のSRC17による周波数変換処理を行った後、Y/C分離回路18によるY/C分離処理をパスするような系を形成し、セレクタにより切り換えればよい。

[0078]

【発明の効果】本発明にかかる映像信号処理装置では、 任意の1つのシステムクロックに同期させたタイミング 信号を生成し、上記タイミング信号と本来の放送信号又 は出力信号のシステムクロックとの間で生じる誤差を補 間手段で補間し、信号自体は本来の放送信号又は出力信 30 号のシステムクロックでサンプリングした値としてい る。このようにすることによって、Y/C分離処理、ク ロマデコード処理、出力信号タイミングへの周波数変換 処理を、1つのシステムクロックのみで行えるようにな る。

【0079】そのため、本発明にかかる映像信号処理装置では、複数のテレビジョン方式を取り扱う際に必要となる複数のシステムクロックに対する制約を取り除き、1つの基板に実装したり、1つのチップ上に集積化することが可能となる。

【図面の簡単な説明】

【図1】本発明を適用したクロマデコーダのブロック構成を示す図である。

【図2】上配クロマデコーダ内のDSOの回路構成を示す図である。

【図3】上記DSOの出力信号のタイミングチャートである。

【図4】上記クロマデコーダ内のSRCの回路構成を示す図である。


【図5】上記SRCに関する信号のタイミングチャート である


【図6】FIRフィルタのインパルス応答を示す波形図である。

【符号の説明】

1 クロマデコーダ、11 システムクロック発振器、12 デジタルシグナルプロセッサ、13 アナログ/デジタルコンパータ、14 、15,23 同期検出回路、16 第1のタイミング発振器、17 第1のサンプリングレートコンバータ、18 輝度/クロマ分離回路、19 クロマ復調回路、20 第2のタイミング発振器、21 第2のサンプリングレートコンバータ、22 視覚補正回路、24 VBI検出回路、25 フォーマッタ、26 ファーストイン/ファーストアウトメモリ


【図1】







[図3]

Äkpovtc UUUUUUUUUUUUUUUUUUUUUUUUU










【図6】



 $T = \frac{1}{2\pi f \theta} \cdot \theta$